طراحی مدولاتور با نرخ داده بالا و توان دینامیکی پایین برای تگ های پسیو بکار رفته در rfid

هر سیستم rfid از دو بخش تگ و کدخوان تشکیل شده است. بلوک های مدولاتور و دمدولاتور از بلوک های تشکیل دهنده تگ rfid می باشند. افزایش نرخ داده ارسالی و کاهش توان مصرفی از پارامترهای مورد توجه در طراحی مدار مدولاتور می باشد. در این طراحی از مدولاسیون پس انتشار qpsk استفاده شده است که نرخ ارسال داده در آن دو برابر مدولاسیون فاز psk می باشد و هم چنین از ورکتور برای ایجاد چهار امپدانس خازنی متفاوت استفاده شده است. ورکتور با اتصال درین و سورس ترانزیستور nmos و زمین کردن بدنه طراحی شده است. برای کاهش اثر نویز در مدولاسیون، مقادیرخازن ها باید بیشینه اختلاف نسبت به یکدیگر داشته باشند بنابراین برای به دست آوردن مقادیر بهینه از الگوریتم شاگرد- معلم استفاده شده است .در طراحی مدار دمدولاتور ask با بکار گیری مدار تقسیم کننده ولتاژ و آشکار کننده متوسط، یک سطح ولتاژ آستانه متناسب با دامنه سیگنال rf ورودی به دست آمد که برای تعیین سطح ولتاژ داده دریافتی از کدخوان، به طبقه مقایسه کننده اعمال می شود و منجر به افزایش دقت آشکارسازی داده می شود.